En este trabajo fin de máster se ha realizado el diseño a nivel de layout de un cabezal de recepción ya diseñado. Este cabezal de recepción tiene una arquitectura del tipo Low-IF, que posee una serie de ventajas para aplicaciones de bajo coste y bajo consumo como, por ejemplo, la minimización del ruido flicker. El cabezal diseñado está compuesto por varios circuitos o elementos, donde cada uno cumple una función en la cadena de recepción. En primer lugar se encuentra el amplificador de bajo ruido o LNA. Se trata del circuito encargado de adaptar la señal de RF entrante y amplificarla, eso sí, introduciendo el menor ruido posible al circuito. En cuanto al mezclador, se ha optado por un mezclador en cuadratura pasivo doble-balanceado. Por último, los amplificadores de transimpedancia o TIA que se han diseñado, convierten la señal en corriente, que sale del mezclador, en señal de tensión. Para ello se ha optado por una estructura basada en inversores con realimentación resistiva. Los inversores que forman dicho amplificador tienen dos ramas inversoras utilizando transistores CMOS de la tecnología UMC 0.18 ?m.

Abstract— This work presents a low power 2.4 GHz front-end receiver for 2.4-GHz-band IEEE 802.15.4 standard in 0.18 um CMOS technology. This front-end receiver adopts a low-IF architecture and comprises a variable gain single-ended low-noise amplifier (LNA), a quadrature passive mixer and a variable gain transimpedance amplifier (TIA). The front-end receiver achieves 42.7 dB voltage conversion gain, 12 dB noise figure (NF), 34 dBc image rejection and 2.5 dBm input third-order intercept point (IIP3). It only consumes 4.334 mW.

Keywords-component; : RF front end, CMOS RFIC, IEEE 802.15.4 receiver, low-noise amplifier (LNA), passive quadrature mixer,

• Presidente: Félix B. Tobajas Guerrero
• Secretario: Carlos Javier Sosa González
• Vocal: Gustavo Marrero Callicó